
<oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/">
  <dc:identifier>https://phaidrabg.bg.ac.rs/o:34102</dc:identifier>
  <dc:type>info:eu-repo/semantics/other</dc:type>
  <dc:title xml:lang="srp">Безбедно стартовање централног процесорског модула за телезаштитни терминал</dc:title>
  <dc:creator>Kabović, Milenko</dc:creator>
  <dc:creator>Novaković, Jovana</dc:creator>
  <dc:creator>Kabović, Anka</dc:creator>
  <dc:creator>Čelebić, Vladimir</dc:creator>
  <dc:creator>Salom, Iva</dc:creator>
  <dc:creator>Milenković, Vladislav</dc:creator>
  <dc:format>application/pdf</dc:format>
  <dc:format>3043559 bytes</dc:format>
  <dc:rights>All rights reserved</dc:rights>
  <dc:date>2022</dc:date>
  <dc:subject xml:lang="srp">Телезаштита, Етернет, IEC 61850</dc:subject>
  <dc:description xml:lang="srp">Процесорски модул за телезаштитни терминал TZ-600 је заснован на Xilinx Zynq 7000 SoC
(System on Chip) компоненти, која се састоји од програмабилне логике FPGA (PL) и
процесорског система (PS) са дуалним ARM Cortex-A9 микропроцесором [4]. Ради што веће
безбедности, што бољих перформанси и искористивости ресурса, пројектовање система
укључује примену безбедносних мера на сваки од његових делова, што у случају
коришћеног чипа подразумева обезбеђивање како PS подсистема, тако и PL дела система.</dc:description>
  <dc:language>srp</dc:language>
</oai_dc:dc>
